TPS7A47 LDO Voltage Regulator （Large）基板は今週末には届くかと思っていましたが、2/26に発送はされているのですが未だ届いていません。
MatrixSW HDMI-I2S I2S Data /I2C基板の下側になるMatrixSW HDMI-I2S I2S CLK基板のアートワークがほぼ完成しました。
100mm×50mmですが、部品はクロックドライバSi53301とFPGAへのクロック供給ルートとして、LVDSレシーバ（DS90LV018A）、アイソレータ（ISO7221）、Clock Multiplier（CS2300-02)だけで、あとはコネクタが数種類9個で構成します。
CS2300-02は×2/×4/×8へ逓倍するPLL ICで、FPGAの内部PLLのリファレンスクロックは5MHz以上の周波数という制約があるため、DSD64時は、BCLK 2.8224MHzと5MHzを下回るためその対策として入れることにしました。
MatrixSW HDMI-I2S I2S CLK 回路図(1/3) Si53301周辺
MatrixSW HDMI-I2S I2S CLK 回路図(2/3) HDMIコネクタ
MatrixSW HDMI-I2S I2S CLK 回路図(3/3) FPGAインタフェース
MatrixSW HDMI-I2S I2S CLK A面
MatrixSW HDMI-I2S I2S CLK B面
MatrixSW HDMI-I2S I2S CLK B面（ペタなし）
MatrixSW HDMI-I2S I2S CLK A面 3D
A面側は何も実装しません。ほぼGNDベタです。上図にはHDMIコネクタが載っていますが、実際にはI2S Data /I2C基板側に載せ、こちらの基板にも貫通してきます。
Si53301にその他のICの電流が流れ込まないように電源、GNDベタにスリットを入れてあります。
MatrixSW HDMI-I2S I2S CLK B面 3D
0 件のコメント:
コメントを投稿